新闻 | 再添一篇首次！学院本科生陈卓毅一作论文入选第71届“芯片设计奥林匹克会议”ISSCC

该论文题为《A 182.3dB FoMs 50MS/s Pipelined-SAR ADC using Cascode Capacitively Degenerated Dynamic Amplifier and MSB Pre-Conversion Technique》，本科生陈卓毅为第一作者，通讯作者是集成电路学院沈林晓老师和叶乐老师。

模数转换器（ADC）是连接模拟世界和数字世界的关键接口，在混合信号集成电路系统中有着重要作用，被誉为模拟电路的“皇冠”。其中流水线-逐次逼近型模数转换器（pipelined-SAR ADC）结合了流水线型（pipeline）和逐次逼近型（SAR）两种ADC架构，具有较高的能效。该架构的一个关键设计难点是级间余量放大器需要高增益和高线性度，这通常是由功耗较大的闭环放大器来实现的，使其成为整个ADC系统的能效瓶颈。另一条技术路线是近年提出的开环动态放大器，其具有很高的能效。但其通常具有线性度差、增益低、输出摆幅小等问题，极大地限制了应用场景。该工作提出了共源共栅的容性源极负反馈的动态放大器和最高位提前转换技术，显著提高线性度和增益，同时采用温度补偿的电流偏置方案提升PVT涨落下的性能鲁棒性。依托以上技术，芯片样片在奈奎斯特频率的输入下达到了73.9dB的SNDR，仅消耗0.36mW。这达到了目前在相同或更高采样率的模数转换器中能效的世界纪录（FoMs=182.3dB）。